|
چکیده
|
زمان نشست و نرخ چرخش, یکی از پارامترهای مهم در آپ امپ های فیدبک دار است. در این مقاله زمان نشست و نرخ چرخش در تقویت کننده دوطبقه تمام تفاضلی CMOS با جبران سازی کسکود مورد تحلیل قرار می گیرد. ویژگی تحلیل ارائه شده آن است که رفتار ترانزیستورها پس از اعمال پله در ورودی به طور دقیق تر مورد بررسی قرار می گیرد و نشان داده می شود که زمان نشست و همچنین نرخ چرخش به اندازه پله ورودی وابستگی دارد. تحلیل انجام شده می تواند برای طراحی و محاسبات دستی در مدارهای مجتمع مفید واقع شود. همچنین جهت بررسی اعتبار و دقت تحلیل ارائه شده, شبیه سازی های مختلفی انجام شده که تطابق عالی بین مدل تحلیلی ارائه شده و نتایج شبیه سازی را نشان می دهد.
|